-SD14 通信原理實驗系統 1、基礎簡介
-SD14通信原理實驗系統系統是按照當前各職教高教學校通信原理課程的教學重點，以現代數字傳輸技術和系統無線電技術為主要實驗方向，強化了有關模仿信號的數字化、各類數字信號的復接與解復接、信源及信道編解碼、信息的數字化調制與解調、模仿與數字鎖相等內容。為突出重點，集中運用有限的軟硬件資源，須對原系統的設計實行合理的取舍，具體做法是進一步強化了系統無線電技術，經過FPGA與DSP的協同作業實行雙向信號的編解碼處置整理、信息的數字化調制與解調處置整理，而舍棄了電話連接口電子回路、電話交換模型塊等非關鍵的技術內容。實驗中必需的雙向信源則應用可隨意改變信號頻率、信號幅度的內置函數信號發生器以及數字碼型發生器代替，經過雙蹤示波器或誤碼檢驗測試儀等設備查看傳輸效果。
實驗系統應用模型塊化設計， 為其配套的共有9個基礎功能模型塊模型塊，基礎電子回路設計合理，信源編碼含有概括PAM、ADPAM、PCM、CVSD等，信道編碼含有概括H3碼、CMI碼等；調制解調方法涵蓋FSK、BPSK、PSK、QPSK、DQPSK、OQPSK、MSK、GMSK、π/4QPSK等；另有模仿調制解調模型塊（AM、FM）與模仿及數字鎖相環等，可協作信號源模型塊單獨地實行相關實驗；
本系統的先進設計理念使基礎模型塊可隨意拆卸，教師可按照課程需要隨意靈活結合電子回路，組建不一樣的通信系統。今后還將陸續提供可選拓展模型塊漢明糾錯編解碼模型塊、卷積編解碼模型塊、CDMA原理性擴頻解擴模型塊、OFDM調制解調模型塊等，使系統功能不斷拓展完善。9個功能模型塊可構成完整的無線通信子系統和有線通信子系統，經過系統實驗使學生熟悉現代通信系統的構成，并對通信系統中最新的關鍵技術有更深的理解。
模型塊化設計還方便設備維護。設備出現故障或系統升級僅需現場或郵寄更換個別相關模型塊，一般不會影響系統設備中其它部位件的正常使用。
系統多處應用FPGA，FPGA與DSP均預留開放的配備連接口，可供師生實行大量的系統二次研發，同時也方便系統升級。因此，系統除了用來通信原理課程的實驗，還可以作為一個開放的硬件平臺，用來含有概括FPGA、DSP、單片機編程在內的各類課程設計和畢業設計。

2、電子回路硬件平臺的基礎構成
通信原理實驗系統由函數信號源模型塊、PCM/PAM模型塊、復接/解復接模型塊、線路編/解碼及鎖相環模型塊、CVSD編/解碼模型塊、FPGA與DSP初始化模型塊、數字信號處置整理模型塊、AD/DA與調制/解調模型塊以及顯露控制模型塊（人機界面HMI）等9個基礎功能模型塊構成，學生經過自行連接信號線貫通各基礎模型塊，組建完整的通信系統，檢驗和調節各個關鍵點的信號，可大大深入對現代通信系統概念和構造的理解。
在本系統中，含有兩套不對稱的傳輸信道，這樣做的目的是為了盡可能多的涵蓋通信傳輸系統各方面的技術：
（1）主要體現無線信道傳輸技術的傳輸信道，信號流程為：模仿函數信號源→CVSD話音編碼（或誤碼儀的碼型信號發生器）→數字調制→信道→數字解調→CVSD話音譯碼→示波器顯露（或誤碼儀的誤碼檢驗測試器）。
（2）主要體現有線信道傳輸技術的信號支路，信號流程為：模仿函數信號源→PCM話音編碼→信道復接→線路編碼（H3/CMI）→線路譯碼→信道解復接→PCM話音譯碼→示波器顯露。
函數信號源模型塊輸出正弦波和方波，TPAO1S、TPAO2S分別為輸出端口，VS102調動方波輸出大小，調動界限：0～5V。VS103調動正弦波輸出大小，調動界限：0～5V；信號輸出有高低兩個頻段：JS01跳線插入、JS02跳線不插輸出高頻信號，輸出信號頻率界限20KHz～350KHz；JS01跳線不插、JS02跳線插入，輸出低頻信號，輸出信號頻率界限300Hz～2KHz。

3、實驗內容：
1. PAM信源編/譯碼實驗
2. PCM信源編/譯碼實驗
3. ADPCM信源編/譯碼實驗
4. 幀成形與幀傳輸實驗
5. CVSD信源編/譯碼實驗
6. AMI/H3線路碼型變換原理實驗
7. H3線路編碼通信系統綜合實驗
8. CMI碼型變換原理實驗
9. CMI線路編碼通信系統綜合實驗
10. 漢明糾錯編/譯碼原理實驗(選配)
11. AM-FM調制/解調原理實驗
12. 二進頻移鍵控FSK傳輸系統調制、解調實驗及系統功能測量試驗
13. 二進相移鍵控BPSK傳輸系統調制、解調實驗及系統功能測量試驗
14. 差分二進制相移鍵控傳輸PSK系統的調制、解調實驗
15. 四相相移鍵控QPSK傳輸系統的調制、解調實驗
16. 差分四相相移鍵控DQPSK傳輸系統的調制、解調實驗
17. 四相交錯相移鍵控OQPSK傳輸系統的調制、解調實驗
18. 最小頻移鍵控MSK傳輸系統的調制、解調實驗
19. 高斯最小頻移鍵控傳輸GMSK系統的調制、解調實驗
20. π/4差分四相相移鍵控π/4DQPSK傳輸系統調制、解調實驗
21. 模仿鎖相環載波同步實驗
22. 模仿鎖相環時鐘提取實驗
23. 數字鎖相環位同步實驗
24. 幀同步提取系統實驗
25. RS422平衡數字傳輸連接口實驗
26. 經過FPGA或DSP的預留編程配備連接口實行二次研發，內容主要含有概括：
⑴顯露控制模型塊CPU（89C51系列）鍵盤掃描程序編制實驗
⑵CPU驅動液晶顯露器的應用實驗
⑶顯露控制模型塊中用戶實操界面的編程實驗
⑷經過JTAG連接口對DSP編程實行DSP信號處置整理實驗
⑸經過JTAG連接口對FPGA編程實行DDS波動線生成實驗
⑹ 經過JTAG連接口對FPGA編程完成幀成形實驗
⑺ 經過JTAG連接口對FPGA編程完成幀同步實驗
⑻ 經過JTAG連接口對FPGA、DSP實行綜合編程完成AM（有能力還可延伸到QAM、CDMA等）調制/解調實驗